Ringkasan
CD4050B adalah buffer heksagonal non-inverting berbasis CMOS yang dapat melakukan konversi level logika hanya dengan satu tegangan suplai (VCC). Di dalam satu paket terdapat enam unit buffer identik yang masing-masing meneruskan sinyal dari input ke output tanpa membalik fasanya. Karena level tinggi sinyal input (VIH) boleh melebihi tegangan suplai VCC, perangkat ini dapat dipakai untuk menggeser level logika dari CMOS ke DTL atau TTL.
Selain itu, buffer ini memiliki kemampuan sink current yang tinggi sehingga mampu menggerakkan dua beban TTL secara langsung. Perangkat ini juga dirancang sebagai pengganti CD4009UB dan CD4010B, dengan keunggulan hanya membutuhkan satu suplai daya serta kompatibel pin dengan pendahulunya pada aplikasi inverter, driver arus, maupun konversi level logika. CD4050B banyak dipakai sebagai konverter level, driver arus sink atau source, serta antarmuka antara keluarga logika yang berbeda tegangan.
Rentang tegangan operasinya lebar dan arus inputnya sangat kecil, sehingga cocok untuk rangkaian digital yang membutuhkan penguatan arus dan pergeseran level tanpa membebani sumber sinyal.
Fitur utama
- Buffer heksagonal non-inverting
- Kemampuan sink current tinggi untuk menggerakkan 2 beban TTL
- Konversi level logika high-to-low
- Arus input maksimum 1µA pada 18V
- Rating parametrik pada 5V, 10V, dan 15V
- Kompatibel pin dengan CD4009UB dan CD4010B
Spesifikasi utama
| Parameter | Nilai | Kondisi |
|---|---|---|
| Suhu operasi ambient (TA) | -55 - 125 °C | Rentang operasi yang direkomendasikanhlm. 6 |
| Waktu propagasi low-to-high (tPLH) pada VCC=5V, VIN=5V | 70 - 140 ns | CL=50pF, RL=200kΩ, TA=25°Chlm. 11 |
| Waktu propagasi high-to-low (tPHL) pada VCC=5V, VIN=5V | 55 - 110 ns | CL=50pF, RL=200kΩ, TA=25°Chlm. 11 |
| Kapasitansi input (CIN) | 5 - 7.5 pF | CD4050Bhlm. 11 |
| Tegangan suplai absolut maksimum (VCC ke VSS) | -0.5 - 20 V | Absolute maximum ratingshlm. 5 |
| Suhu penyimpanan (Tstg) | -65 - 150 °C | Absolute maximum ratingshlm. 5 |
| ESD HBM | ±1500 V | Human-body modelhlm. 5 |
| Resistansi termal junction-to-ambient (RθJA) paket D (SOIC) | 81.6 °C/W | CD4050B, 16 pinhlm. 8 |
| Arus input maksimum pada 18V | 1 µA | Seluruh rentang suhu pakethlm. 1 |
| Arus input pada 18V dan 25°C | 100 nA | TA=25°Chlm. 1 |
Nilai diambil dari datasheet; “hlm.” menunjuk halaman datasheet tempat angka itu tertulis.
Pinout CD4050BE
D, DW, N, NS, PW 16 pin
| Pin | Nama | Fungsi |
|---|---|---|
| 1 | VCC | Power pinhlm. 4 |
| 2 | G | Inverting output 1. G = Ahlm. 4 |
| 3 | A | Input 1hlm. 4 |
| 4 | H | Inverting output 2. H = Bhlm. 4 |
| 5 | B | Input 2hlm. 4 |
| 6 | I | Inverting output 3. I = Chlm. 4 |
| 7 | C | Input 3hlm. 4 |
| 8 | VSS | Negative supplyhlm. 4 |
| 9 | D | Input 4hlm. 4 |
| 10 | J | Inverting output 4. J = Dhlm. 4 |
| 11 | E | Input 5hlm. 4 |
| 12 | K | Inverting output 5. K = Ehlm. 4 |
| 13 | NC | No connectionhlm. 4 |
| 14 | F | Input 6hlm. 4 |
| 15 | L | Inverting output 6. L = Fhlm. 4 |
| 16 | NC | No connectionhlm. 4 |
Catatan desain PCB
- Setiap pin VCC harus memiliki kapasitor bypass yang baik untuk mencegah gangguan daya. Untuk perangkat dengan suplai tunggal, TI merekomendasikan kapasitor 0.1µF.hlm. 18
- Input yang tidak digunakan jangan dibiarkan mengambang; hubungkan ke bias tinggi atau rendah (biasanya GND atau VCC) untuk mencegah keadaan operasi yang tidak terdefinisi.hlm. 18
- Input tidak toleran terhadap overvoltage dan harus berada di bawah level VCC karena adanya dioda clamp input ke VCC.hlm. 17
- Output tidak boleh ditarik melebihi VCC.hlm. 17
Kemasan
Contoh pemakaian
- CMOS to DTL or TTL hex converters
- CMOS current sink or source drivers
- CMOS high-to-low logic level converters
Sumber data
Disusun dari datasheet resmi Texas Instruments (buka PDF). Ringkasan ditulis dengan bantuan AI, lalu setiap angka dan nama pin dicocokkan otomatis ke teks datasheet; yang tidak ditemukan di datasheet dibuang. Terakhir diperiksa 21 Oktober 2026. Untuk desain akhir, tetap rujuk datasheet asli.