Ringkasan
74LVC1T45 dan 74LVCH1T45 adalah transceiver penerjemah level (level translator) satu bit dengan dua suplai daya terpisah dan output 3-state. Komponen ini memiliki dua port input-output satu bit (A dan B), input kontrol arah (DIR), serta pin suplai ganda VCC(A) dan VCC(B). 0 V.
Pin A dan DIR mengacu pada VCC(A), sedangkan pin B mengacu pada VCC(B). Sinyal HIGH pada DIR memungkinkan transmisi dari A ke B, dan sinyal LOW memungkinkan transmisi dari B ke A. Perangkat ini dilengkapi rangkaian IOFF yang menonaktifkan output saat daya dimatikan, mencegah arus balik yang merusak.
Dalam mode suspend, ketika salah satu VCC(A) atau VCC(B) berada pada level GND, kedua port A dan B berada dalam kondisi high-impedance OFF-state. Varian 74LVCH1T45 memiliki rangkaian bus hold aktif yang menahan input data yang tidak terpakai atau mengambang pada level logika yang valid. Komponen ini umumnya digunakan untuk aplikasi penerjemahan level logika searah maupun dua arah, serta cocok untuk sistem yang membutuhkan konsumsi daya rendah dan perlindungan ESD yang baik.
0 V, perangkat ini mendukung komunikasi data cepat antar subsistem dengan tegangan berbeda.
Fitur utama
- Rentang tegangan suplai lebar: VCC(A) dan VCC(B) masing-masing 1.2 V hingga 5.5 V
- Laju data maksimum hingga 420 Mbps (penerjemahan 3.3 V ke 5.0 V)
- Mode suspend dengan output high-impedance saat salah satu suplai pada GND
- Rangkaian IOFF untuk operasi partial power-down
- Konsumsi daya rendah: arus ICC maksimum 16 μA
- Output drive ±24 mA pada VCC = 3.0 V
- Input menerima tegangan hingga 5.5 V
- Perlindungan ESD: HBM melebihi 4000 V, CDM melebihi 1000 V
Spesifikasi utama
| Parameter | Nilai | Kondisi |
|---|---|---|
| Tegangan suplai VCC(A) | 1.2 - 5.5 V | Rentang tegangan suplai port Ahlm. 1 |
| Tegangan suplai VCC(B) | 1.2 - 5.5 V | Rentang tegangan suplai port Bhlm. 1 |
| Laju data maksimum | 420 Mbps | Penerjemahan 3.3 V ke 5.0 Vhlm. 1 |
| Arus suplai maksimum | 16 μA | Konsumsi daya rendahhlm. 1 |
| Arus output | ±24 mA | VCC = 3.0 Vhlm. 1 |
| Tegangan input maksimum | 5.5 V | Input menerima tegangan hingga 5.5 Vhlm. 1 |
| Suhu operasi | -40 - +125 °C | Rentang suhu ambienthlm. 1 |
| Tegangan suplai absolut maksimum | -0.5 - +6.5 V | VCC(A) dan VCC(B)hlm. 4 |
| Suhu penyimpanan | -65 - +150 °C | Tstghlm. 4 |
| Daya disipasi total | 250 mW | Tamb = -40 °C to +125 °Chlm. 4 |
| Laju transisi input | 20 ns/V | VCCI = 1.2 V hingga 2.7 Vhlm. 5 |
| Kapasitansi input | 2.2 pF | DIR input; VI = 0 V or 3.3 V; VCC(A) = VCC(B) = 3.3 Vhlm. 5 |
Nilai diambil dari datasheet; “hlm.” menunjuk halaman datasheet tempat angka itu tertulis.
Pinout 74LVC1T45GW
TSSOP6, XSON6 6 pin
| Pin | Nama | Fungsi |
|---|---|---|
| 1 | VCC(A) | supply voltage port A dan DIRhlm. 3 |
| 2 | GND | ground (0 V)hlm. 3 |
| 3 | A | data input atau outputhlm. 3 |
| 4 | B | data input atau outputhlm. 3 |
| 5 | DIR | kontrol arahhlm. 3 |
| 6 | VCC(B) | supply voltage port Bhlm. 3 |
Catatan desain PCB
- Saat mengubah arah pada aplikasi dua arah, pastikan tidak terjadi bus contention antara kedua sistem karena perangkat tidak memiliki pin output enable.hlm. 22
- Untuk varian 74LVC1T45, gunakan pull-up atau pull-down pada jalur bus karena tidak ada rangkaian bus hold internal.hlm. 22
- Tidak diperlukan urutan power-up khusus selain GND harus diberikan terlebih dahulu.hlm. 23
- Saat mengubah arah, hitung waktu enable menggunakan rumus yang diberikan untuk memastikan port yang sesuai sudah nonaktif sebelum sinyal input diberikan.hlm. 23
Contoh pemakaian
- Penerjemahan level logika searah (unidirectional logic level-shifting)
- Penerjemahan level logika dua arah (bidirectional logic level-shifting)
- Antarmuka antar subsistem dengan tegangan suplai berbeda (1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V)
- Aplikasi yang membutuhkan operasi partial power-down dengan rangkaian IOFF
- Sistem dengan kebutuhan konsumsi daya rendah
Sumber data
Disusun dari datasheet resmi Nexperia (buka PDF). Ringkasan ditulis dengan bantuan AI, lalu setiap angka dan nama pin dicocokkan otomatis ke teks datasheet; yang tidak ditemukan di datasheet dibuang. Terakhir diperiksa 21 Oktober 2026. Untuk desain akhir, tetap rujuk datasheet asli.